输出 level
获赞
1
粉丝
1
关注
3
看过 TA
13
哈尔滨工业大学
2026
集成电路IC设计
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235503
任意奇数倍时钟分频
2025-09-19
答案正确
< 1ms
0K
Verilog
235493
异步复位同步释放
2025-09-19
答案正确
< 1ms
0K
Verilog
235505
串行进位加法器
2025-09-19
答案正确
< 1ms
0K
Verilog
235507
全加器
2025-09-19
答案正确
< 1ms
0K
Verilog
235495
编写乘法器求解算法表达式
2025-09-19
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2025-09-19
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2025-09-19
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2025-09-19
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2025-09-19
答案正确
< 1ms
0K
Verilog
235523
十六进制计数器
2025-09-18
答案正确
< 1ms
0K
Verilog
235515
状态机与时钟分频
2025-09-17
答案正确
< 1ms
0K
Verilog
235511
并串转换
2025-09-17
答案正确
< 1ms
0K
Verilog
235511
并串转换
2025-09-17
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2025-09-08
答案正确
< 1ms
0K
Verilog
235503
任意奇数倍时钟分频
2025-04-16
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2025-04-06
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2025-03-23
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2024-09-27
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2024-09-26
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2024-09-26
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务