题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL40 |
占空比50%的奇数分频
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2023-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2023-07-27
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: