题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
234315 |
根据状态转移表实现时序电路
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2023-08-03
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2023-08-02
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
234330 |
异步复位的串联T触发器
|
2023-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2023-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2023-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-07-21
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: