我在柏楚公司工作已经有一段时间，入职时经历了长达2个月的培训期。培训内容相当严格，特别是对于我这种非硬件背景的员工来说确实有一定挑战。幸运的是，公司为我安排了一位导师，他不仅指导我进行项目实践，还负责培训工作。在柏楚，加班并不是强制性的，尤其是在硬研实习期间，主要以培训和考核为主。通常下班时间是比较规律的，晚饭后6点多就可以下班了。不过，对于正式员工来说，根据项目情况可能需要加班。特别是在项目交付或结项阶段，大家会尽量完成当天的目标。有时我下班后去打台球，会看到一些同事仍在加班。目前，我主要与部门内的同事打交道，发现大部分同事都很友好，与他们相处起来也比较愉快。整体来说，我在柏楚公司的工作体验...

登录华为的线上面试软件，研发岗位总共三轮面试，前两轮面试在同一天，间隔半个小时左右，第二轮面试结束后，当晚就短信通知了第三轮面试的时间是第二天。前两轮技术面，难度都一般，主要问项目相关的东，以及一些微波射频相关的专业问题，都算比较基础，面试过程中会让现成画图并且在摄像头前展示给面试官看，基本上是边聊天，聊到什么话题就可能提出相关问题。面试官都是中年人，年纪不轻，都很和蔼，专业性很强，提的问题都很资深。

hr面，聊薪资待遇和加班情况，这些大家都清楚，就单纯聊聊天，商量商量待遇，问了一些问题：1.看你在在学生会中担任过副部长 主要工作是什么2.有没有在这工作中遇到过什么困难 怎么解决3.你更喜欢跟人打交道还是跟计算机？因为是今年秋招第一个offer，等的也很焦虑，所以没怎么为自己争取，基本说啥是啥了，现在有些后悔，感觉再谈谈更好。总体感受还不错，主要是一面技术面试官很年轻，给我的感觉也很好，可能互相之间留下的印象都比较好吧，二面其实已经被问的有点懵了，还以为机会不大，但最后还是拿到了offer，这是我面过研究所里最不水的一家，其他研究所，多的是10分钟左右面试浅浅一聊就发offer的，这点对我来...

二面第一个再次详细问了项目细节，以及更深入的时序约束改善问题，一个无符号int类型的数，将他的二进制数最后一位由1改成0UART的数据格式？如何保证在侦听UART时不会一直判断接收到0？如何写一个无限循环？volatile的作用；寄存器长度变小，寻址范围会变小么？我感觉自己答的并不是很好，毕竟对这方面了解并不多，浅层交流还行，深入聊就聊不下去了。第二个面试官问的一些读研期间的事，论文专利，课题项目应用，不问细节，主要是问总体。第三个面试官主要是问你想不想去上海，问你家庭情况，就是看你有没有久居上海的意愿，说了加班问题，航天人要特别能吃苦，特别能奋斗，害，干这行的，哪有不加班的，只是研究所尤为夸...

来学校参加的宣讲会，做的比较对口，宣讲完直接面试，面试详细问了FPGA的项目，面试官比较关心里面的时钟设计，不过我项目本身设计得简单，我实现的部分就两个时钟还是同步的。还关心我是不是仿真综合什么都做过了，用的是哪个牌子fpga，仿真用的什么软件，综合用的什么。还有时序的问题，看得出来对时序相当重视，问的问题比较基础，高校实验室做fpga项目对时序要求没ic项目那么严格，基本上能跑就行，我了解并不是很深入，但还是能回答的上来，最后聊了聊部门的研究方向，让我等二面，没多久就发二面通知了。

上午在学校双选会上投的直接一面，中午视频二面，下午介绍薪资待遇直接发了offer。一面线下来的技术人员不是我这个专业的就没问太多，问了在学校的主要课程和成绩单，比较关注学校的事情。二面也没问多少技术的问题，就介绍了一下我的比赛项目也没有提问比如模电的技术问题。二面感觉比较注重成绩，两场都问了我是否挂科，成绩单看得挺细（挂科不影响，我挂了但绩点看的过去也没多问）。整个过程效率非常高，很快，一天走完全部流程，希望可以帮助到各位牛u们。

本科本科菜鸡一个，投FAE模拟方向，hhh，面试官挺和蔼一人，无奈我太菜了。进去因为我提前没有在线下宣讲的时候笔试过，让我先拿了一本笔试试卷做，题目很多，50道选择，15道填空，4道大题，只有一个小时，主要是模电，给我难哭了，笔试完就说我没达到要求，我就溜了准备下一场面试，但是后面给我打电话让我来都来了先面试试试，就回去等。面试的时候先自我介绍了一下，问我为什么来FAE，知不知道FAE干什么的，我说FAE相比AE更强调对电子产品整体电路的理解，AE则强调具体某个器间的原理和参数，后面面试官说不是，FAE理论是销售部门，要了解TI的芯片库，选出符合客户需求的芯片给他，给我整尴尬了。然后问了下自己...

1、 首先自我介绍2、 简述以下简历上的两个项目3、 开始扣第一个项目，问细节，问项目中夹带的知识点。4、 问第二个项目，同上5、 跨时钟阈传输方法？全局时钟域与局部时钟的区别？IOB的主要组成部分？6、问了SDRAM的问题，并且问题难度有所上升，又被问了读写效能的问题（这里注意，如果前面有问题没答上来，最好面试结束后去了解一下，以免被再次问到）我自然是没答上来，SDRAM设计难点主要在什么地方？刷新请求到来时，读数据处于突发模式时，数据未突发完，此时来了刷新请求，如果等待一次突发完成以后可能导致刷新请求不能得到及时的响应，这时该怎么办（一次突发如果中途被打断，会导致后面需要读写的数据丢失，所...