`timescale 1ns/1nsmodule fsm2(    input wire clk  ,    input wire rst  ,    input wire data ,    output reg flag);//*************code***********/...