由同步十进制加法计数器 74LS160 构成一数字系统如图所

[问答题]

由同步十进制加法计数器 74LS160 构成一数字系统如图所示，假设计数器的初态为 0, 测得组合逻辑电路的真值表如下所示：

1. 画出 74LS160 的状态转换图；

2. 画出整个数字系统的时序图；

3. 如果用同步四位二进制加法计数器 74LS161 代替 74LS160, 试画出其电路图（要求采用置数法）；

4. 试用一片二进制译码器 74LS138 辅助与非门实现该组合逻辑电路功能。

神奇波波

发表于 2020-06-14 12:01:05 回复(0)

提交观点

问题信息

编程基础

上传者：喵大人喵喵喵

难度：

1条回答 2收藏 3639浏览

扫一扫，把题目装进口袋