首页
题库
面试
求职
学习
竞赛
More+
所有博客
搜索面经/职位/试题/公司
搜索
我要招人
去企业版
登录 / 注册
首页
>
试题广场
>
寄存器如果出现亚稳态,则其亚稳态的持续时间为
[单选题]
寄存器如果出现亚稳态,则其亚稳态的持续时间为
1个时钟周期
小于1个时钟周期
大于1个时钟周期
不确定
查看答案及解析
添加笔记
求解答(38)
邀请回答
收藏(112)
分享
5个回答
添加回答
1
牛客453790134号
小于一个或两个始终周期?
发表于 2019-08-20 12:53:01
回复(0)
11
牛客942127600号
亚稳态的持续时间取决于采样的位置。若在0.5VDD处采样,理论上亚稳态时间无穷大,但细微的噪声或扰动可使亚稳态消失。
发表于 2020-04-15 16:49:16
回复(2)
3
AtaraxiaZ
电路出现亚稳态其实会自动恢复,但是是恢复成稳定状态,并不一定是正确状态。
这段持续的时间叫做亚稳态的恢复时间,一般情况下这段时间不会超过一个或者两个时钟周期(取决于触发器的性能)。如果亚稳态持续时间过长(超过一个或者两个时钟周期),就有可能被下一级的触发器捕获,导致下一级触发器也处于亚稳态,这就是亚稳态的传播现象,这是很严重的。
发表于 2021-05-04 15:11:18
回复(0)
0
嗯,知道知道
亚稳态的输出时间一般会在一俩个周期内回复。
亚稳态的解析时间超过正常数据的转换时间的时间称为稳定时间,触发器从亚稳态回复正常状态的时间取决与环境和工艺
发表于 2022-06-29 14:05:05
回复(0)
0
橙小亮
没说清楚时钟周期有多小吧
发表于 2022-02-28 22:25:14
回复(0)
这道题你会答吗?花几分钟告诉大家答案吧!
提交观点
问题信息
C++工程师
硬件工程师
2019
寒武纪
Java工程师
fpga工程师
来自:
寒武纪2019秋招FP...
上传者:
小小
难度:
5条回答
112收藏
6954浏览
热门推荐
相关试题
简述在TB中使用interface...
Java工程师
C++工程师
寒武纪
2019
硬件工程师
评论
(2)
来自
寒武纪2019秋招DV岗...
电子系统设计优化,主要考虑提高资源...
算法工程师
测试工程师
商汤科技
2018
fpga工程师
评论
(2)
哪个不是矩形脉冲的时域参数&nbs...
网易
2020
硬件工程师
评论
(1)
Explain the follo...
Java工程师
C++工程师
寒武纪
2019
fpga工程师
硬件工程师
评论
(8)
来自
寒武纪2019秋招数字芯...
Clka时钟频率是clkb时钟频率...
Java工程师
C++工程师
寒武纪
2019
fpga工程师
硬件工程师
评论
(13)
来自
寒武纪2019秋招数字芯...
扫描二维码,关注牛客网
意见反馈
下载牛客APP,随时随地刷题