`timescale 1ns/1ns module decoder_38( input E1_n , input E2_n , input E3 , input A0 , input A1 , input A2 , output reg Y0_n , output reg Y1_n , output reg Y2_n , output reg Y3_n , output reg Y4_n , output reg Y5_n , output reg Y6_n , output reg Y7_n ); always@(*)begin if(!E3 | E2_n | E1_n)begin Y0_n...