`timescale 1ns/1nsmodule triffic_light    (        input rst_n,         input clk,        input pass_request,        output wire[7:0]clock,// "绿黄红" 循环, 大周期共75个时钟周期,每个小周期计数值需要单独计数        outp...