以5分频为例，实现一个计数值为5的计数器 (0-4)，对原始时钟10分频得到两种时钟：一个传统的上升沿计数10分频，计数达4时切换；一个下降沿计数，在计数值为2 (5>>1或5//2)时切换。原理是下降沿采样2的点正好是需要的时钟的中间边沿，然后将两个时钟异或。也可以理解为原始时钟10分频后，左移5个半周期，然后异或得到。 `timescale 1ns/1ns module clk_divider     #(parameter dividor = 5) (     input clk_in, &nbsp...

给的参考波形挺奇怪的，为了通过就给输入打了一拍。 解题思路：c = 12*a + 5*b = (2^3+2^2)*a + (2^2+2^0) * b。乘法可以用移位和加法实现。 `timescale 1ns/1ns module calculation(     input clk,     input rst_n,     input [3:0] a,     input [3:0] b,  &nbs...

24和128的最小公倍数为384，16组data_in可以输出3个128比特数，可以用状态机的思想解决问题。 S0: 已输入5组data_in，共120bit，需要加上下一个data_in的高8位组成一个128bit数，剩余16位，可进入S1态，此时计数值为5（从0开始）； S1：已输入16bit+4组data_in，共112bit，需要加上下一个data_in的高16位组成一个128bit数，剩余8位，可进入S2态，此时计数值为5+4+1=10； S2：已输入8bit+4组data_in，共104bit，需要加上下一个data_in的全部数组成一个128bit数，剩余0，可进入S0态，此时...

只能说这道题的题目出的非常不详细，波形是看不出清楚了，波形最高值为5'd20是试错试出来的。周期嘛根据20这个值再结合波形可以大致得出。 方波的周期为20个clk，前10个clk为0，后10个clk为20，需要cnt计数； 锯齿波从0上升到20，每个时钟周期加1，wave本身在计数，cnt可以不动； 三角波从0上升到20，再从20下降到0，wave本身在计数，但需要一个标志flag记录是递增还是递减。 另外通过波形知道： 从方波转到锯齿波，采样到wave_choise为1后，wave直接置0； 从锯齿波转到三角波，如果此时wave不为0，需要将wave降为0之后再递增。 所以需要一个上一个c...

`timescale 1ns/1ns module sequence_detect( input clk, input rst_n, input data, output reg match, output reg not_match ); reg [5:0] r_data; reg [2:0] cnt; always @(posedge clk or negedge rst_n) begin if (!rst_n) cnt <= 3'd0; else if (cnt==3'd5) ...