`timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); //*************code***********// wire [1:0] mid [3:0]; assign mid[0] = d3; assign mid[1] = d2; assign mid[2] = d1; assign mid[3] = d0; assign mux_out = mid[sel]; //*************code*********...