下表是8线-3线优先编码器Ⅰ的功能表。 ①请根据该功能表，用Verilog实现该优先编码器Ⅰ。 EI I[7] I[6] I[5] I[4] I[3] I[2] I[1] I[0] Y[2] Y[1] Y[0] GS EO 0 x x x x x x x x 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 x x x x x x x 1 1 1 1 0 1 0 1 x x x x x x 1 1 0 1 0 1 0 0 1 x x x x x 1 0 1 1 0 1 0 0 0 1 x x x x 1 0 0 1 0 1 0 0 0 0 1 x x x 0 1 1 1 0 1 0 0 0 0 0 1 x x 0 1 0 1 0 1 0 0 0 0 0 0 1 x 0 0 1 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0

输入描述:

   input      [7:0]       I   ,   input                  EI  

输出描述:

   output wire [2:0]      Y   ,   output wire            GS  ,   output wire            EO