安谋科技cpu design 二面

#fpga
1. ic设计中异步fifo的设计逻辑 由哪几部分组成
2. 异步fifo快写慢读 格雷码采样会出现比较大的延迟 这个情况会影响到fifo逻辑功能吗 如何解释
3. 现在异步fifo超快写慢读（100倍差距） 这个时候fifo的逻辑功能会不会受到影响
4. 你了解AXI总线吗 如何理解AXI4中ordering
5. 了解AHB吗
6. FPGA中XDC文件会在综合中起到什么作用
7. FPGA中你了解的时序约束方式 时序同步方式
8. 用ila探针抓取信号 信号名写错了 没有时间再次综合 如何避免再次综合但抓到对的信号
9. CPU的架构你了解什么 CPU在读取指令的时候要经过怎样的流程 如何提高读取效率
10. 嵌入式开发中 如何对某个地址进行读写操作
11. 我看你简历上写了解python python里的数组和C的数组有什么区别 #发面经攒人品#