TCL C/C++HR面

9.11二面，全程43分钟，自我介绍选一个项目详细介绍。根据这个项目问一些拓展性的知识以及一些没有考虑到的细节点。这块主包没有太答上来，参考价值不大，每个人项目都不一样。八股：异步复位同步释放，如果不同步释放有什么风险？手撕一下异步复位同步释放的代码。Setup违例的解决办法跨时钟域之格雷码，怎么从二进制转换到格雷码，对于一个异步fifo，格雷码跨时钟域有什么限制，会有什么风险？总体来说问的蛮深入，蛮灵活的，面试官水平挺高，帮我完善了一些之前设计模块没有考虑到的点，收获不少，感谢🙏

base上海，岗位数字IC设计工程师8.22 官网投递8.27 收到笔试邀请，当天晚上笔试，难度不大9.3 电话约一面9.4 一面，遇到了一个很厉害，个人风格非常强烈的面试官，在简单听完项目介绍之后问了几个简单问题，就开始共享白板深挖一些八股的场景题，把本来死板的八股问题全部细化到电路和时序图一点点扣，问很细节和活泛的问题，直接给主包干宕机了，答的不知道天地为何物了，最后还给了二十分钟让手撕一道现出的题，总共90分钟，面完只觉得心累，感觉是不会有二面了。

base成都，tl：8.20投递，投递一周后笔试，9.5一面是一个面试官单独面试，先自我介绍，然后面试官针对简历说让我就侧重讲验证实习做的项目。先大概把项目介绍了一遍，估计第一遍面试官没有听的特别懂，就问我说你主要做的工作就是基于已有的环境做一些调试和优化是吗，问使用场景是不是为了验证公司的工具有没有问题，然后自己重申了一遍工作的重心，说了一下对应的应用场景。然后面试官开门见山问：怎么学的sv和uvm？你的sv和uvm是自己看项目中学的还是报培训班？接下来是一些八股考察，大概有这些，都是比较常见的：1. sv数据类型，logic的特点，什么情况下不能用logic只能用wire；2. 动态数组和队列的区别；3. 队列常见函数和功能；4. 线程，三种fork_join，如果要禁用线程用什么；5. UVM component和object区别；6. phase机制解释，说一些常见的phase，哪些phase是自顶而下，哪些是自底而上；7. uvm怎么启动整个环境，有哪些方式，具体命令是什么；8. vcs verdi使用；9. uvm寄存器模型考察，adaper实现了什么功能，包括一些函数和底层源码考察10. 有没有用过sva？然后面试官开始盘项目，这个面试官恰好对寄存器模型和相关验证场景非常了解，问了很多真实项目中会遇到的问题和一些场景题目，比如uvm原生寄存器模型存在的不足，访问类型的特点，随机化支持哪些类型，具体要验证某一个访问类型的验证方案，地址串扰的处理，模型地址怎么映射的，checker怎么做的，有没有用config机制实现禁用某些寄存器，顶层api有哪些最后还问了一些amba相关的问题，apb和ahb，以及具体verdi的一些使用，比如如何看信号翻转。然后就是反问环节，问了后续流程和培养方案，以及业务方向，成都这边主要是蓝牙和显示屏，后续流程的话会在下周一前出结果整体大概面了50分钟，简历上其他的偏向于设计的部分都没有问。总体面下来感觉侧重于对基础知识的考察，sv、uvm常见八股，有时候会突然问一些冷门问题比如命令全称怎么写的，也会结合你的项目问一些验证场景的处理，主要是看你对项目的熟悉程度。汇顶科技数字ic验证#

岗位：工艺岗线下面试1.自我介绍2.能不能接受夜班3.接受在哪里工作4.问了不了解公司5.问了不了解工艺岗相关工作内容6.问简历上的项目实习7.问有没有拿到其他公司的offer8.反问：夜班多不多答：不怎么多9.尽快出结果整体感觉良好，面试官会引导我们思考我们的项目，往更深层次的应用思考，面试官对数据十分敏感，需要严谨的数据，属于比较常规的HR面