java选手搞verilog被难住

有没有verilog大佬出来救命,我搞的dds信号发生器,系统时钟50m,dac二分频25m,然后12bit4096个点,高频失真,在100k后面就变成锯齿了
全部评论

相关推荐

09-23 14:45
贵州大学 财务
牛客68802037...:怎么9.2佬人手一个中信证券实习
点赞 评论 收藏
分享
08-11 16:33
门头沟学院 Java
码农索隆:很好,你很棒,但是.... 我举报了!!!
字节跳动开奖374人在聊
点赞 评论 收藏
分享
评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务