1、自我介绍 2、项目介绍，做这个项目的想法 3、芯片的供电电流怎么计算 4、芯片的上电顺序为什么是这样 5、LPDDR4的走线规范 6、晶振为什么选择频偏20ppm的，不选择50ppm或者100ppm的，频偏过大会有什么影响 7、你设计的板子和原厂方案相比有什么改进 8、反问环节 整体时长：25min

这个简历你打几分

搜索部 首先说下timeline8.18，投递8.19，约一面8.21，晚上一面call约二面8.22，上午二面下午oc周末等待（8.23，8.24）8.25，offer一年前，我还是懵懵懂懂，高考完的暑假，只会提前学学高数，未来的画像是什么？我或许无法预测。开学后，自学Python，接单，无数个客户的ddl，偷偷摸摸一个人找自习的地方，这一步步竟然为后来的我，搭建工程能力的基础。大一上，我也要感谢我的第一位老板，让我接触到了实习，师兄带着我一步步入门，看他们写的飞书文档。大一下，导师带我参与企业项目，这让我渐渐发现，应该去实践，增长见识，而非局限当下，盯着自己的小新pro。不久后，第一波投递开始，结果当然是约面极少。盯着简历上的文字和ssob，我开始思考，确实很多可以去提升。带着些许不甘心，继续沉淀，慢慢的约面也越来越多，有的时候两天7场，准备完就接着下一个日程。这一次，也许是刚好到位吧，比较match，面试答的流利，关关难关关过，成为度孝子展望未来，依然是重重挑战，果然只有收到offer的那一刻是开心的。愿在百度星海拆解的每一段代码，都能成为丈量宇宙的诗行；此志终赴星河，而今迈步重铸天阶。屏幕前的你们，在无数个向星海奔赴的日夜，一定一定，会在未来化作群星回响的征程——请永远相信此刻埋首耕耘的自己！！！

这是我目前做的最专业的一个笔试了岗位：数字IC设计工程师时长：120min，真的是刚好够用；题型：单选10道，20分；简答题：8道，80分；（1）单选，不太记得所有的了，写一下记得的吧：STA关键路径指的是什么? --- >最大的路径时沿；AHB总线协议里面，表示传输类型的信号？--> HTRANS；建立时间违例的改善方法？AXI哪个特性支持乱序完成？-->out of order;降低动态功耗的办法？哪个是非阻塞的总线协议？-->SPI什么叫同步时钟？--->同一个PLL产生的两个50M时钟（相位固定）（2）简答：写一个单bit脉冲信号跨时钟域的代码：同步异步F...