转ic验证也太难了吧

base成都，tl：8.20投递，投递一周后笔试，9.5一面是一个面试官单独面试，先自我介绍，然后面试官针对简历说让我就侧重讲验证实习做的项目。先大概把项目介绍了一遍，估计第一遍面试官没有听的特别懂，就问我说你主要做的工作就是基于已有的环境做一些调试和优化是吗，问使用场景是不是为了验证公司的工具有没有问题，然后自己重申了一遍工作的重心，说了一下对应的应用场景。然后面试官开门见山问：怎么学的sv和uvm？你的sv和uvm是自己看项目中学的还是报培训班？接下来是一些八股考察，大概有这些，都是比较常见的：1. sv数据类型，logic的特点，什么情况下不能用logic只能用wire；2. 动态数组和队列的区别；3. 队列常见函数和功能；4. 线程，三种fork_join，如果要禁用线程用什么；5. UVM component和object区别；6. phase机制解释，说一些常见的phase，哪些phase是自顶而下，哪些是自底而上；7. uvm怎么启动整个环境，有哪些方式，具体命令是什么；8. vcs verdi使用；9. uvm寄存器模型考察，adaper实现了什么功能，包括一些函数和底层源码考察10. 有没有用过sva？然后面试官开始盘项目，这个面试官恰好对寄存器模型和相关验证场景非常了解，问了很多真实项目中会遇到的问题和一些场景题目，比如uvm原生寄存器模型存在的不足，访问类型的特点，随机化支持哪些类型，具体要验证某一个访问类型的验证方案，地址串扰的处理，模型地址怎么映射的，checker怎么做的，有没有用config机制实现禁用某些寄存器，顶层api有哪些最后还问了一些amba相关的问题，apb和ahb，以及具体verdi的一些使用，比如如何看信号翻转。然后就是反问环节，问了后续流程和培养方案，以及业务方向，成都这边主要是蓝牙和显示屏，后续流程的话会在下周一前出结果整体大概面了50分钟，简历上其他的偏向于设计的部分都没有问。总体面下来感觉侧重于对基础知识的考察，sv、uvm常见八股，有时候会突然问一些冷门问题比如命令全称怎么写的，也会结合你的项目问一些验证场景的处理，主要是看你对项目的熟悉程度。汇顶科技数字ic验证#

收到了长鑫的PIE，有无大佬来讲讲工作感受～

实验室教授比较严厉只放一个月实习本来的想法就是实习不了的话，就报培训班跟着做项目。但是学校这边允许在下学期换教授，如果验证岗的实习重要性比较高，那就打算换个🐑导去实习了。

背景，本科中上211，专业是微电子，硕士国科大。中间有1年时间在做模拟ic版图，后来觉得没前途就考了个研究生。最近刚开学，导师目前在搞slam算法和图像信息处理，个人觉得我的背景不太好（不是双9加上中间有较长的Gap）做不了slam算法。本科时期有学过Verilog，毕业也是用Verilog写的项目。如果入行做IC验证，从研一开始自己学可行吗（听做这行的本科朋友说HC比FPGA高很多）？我导人比较好，后边大概率能出去实习。还有一位项目较多的老师想邀请我给他做1年FPGA的工作（有指导且技术力较高，有高速接口的内容，而且听说他去年带的学生秋招找的不错），或者去尝试下学FPGA也行？或者就是自己捣鼓硬件，最后去做单板硬件这样（可能有点亏学历），各位大佬们有没有建议呢？最近真的很焦虑，刚开学觉都睡不好？希望看到这里的大佬能给个意见