了解一下长江存储数字电路岗位

一面后一周左右进行的二面面试，可能是因为学历问题，没什么项目，已经挂掉了1.自我介绍2.对项目的追问，比较具体，压力有点大，选型的考虑点，为什么这么考虑3.实习学习了那些内容，有什么感受4.锻炼沟通能力的具体案例5.认为沟通的重点是什么，举一个说服他人的案例6.有没有考研的打算7.对消费电子的理解8.对研发岗位的理解，对研发过程中遇到的困难、试错、挫折、加班问题怎么看待9.研发对你来说有什么吸引力

长鑫存储复活赛面(第二志愿)，数字芯片验证/设计对着项目提问了些八股，问了下项目的情况八股:AXI总线介绍一下，DDR3 DRAM了解过吗介绍下，其余问了些啥鼠鼠忘了。项目提问:介绍了下项目中设计的处理器的架构怎么实现的，怎么测试的。(其他问了啥来着的太久了忘了)，然后问了我会不会验证(不会UVM呜呜呜)面试官中间还发出感叹“哎，提前批大家都很优秀啊’反问:长鑫的数字IC好像不用verilog?用自己的一套器件库，跟之前网上看到的说法差不多总结:15min，无手撕，有八股但比较浅，面试官人很好，还对我提出了些建设性意见(你搞的FPGA比较多，如果想来我们半导体这行要多学些验证，uvm，sv还有...

7.5 AI面（含英文）7.27 一面 30min1.自我介绍2.内存带宽评判标准3.mlc测试哪些指标4.打开SNC的效果5.Linux内核启动流程6.用户态内核态交互方式7.实习、项目、竞赛8.反问9.3 offer不错的薪资加上12%的公积金，同时公司业务还是国内领先，这公司感觉不错，但因为base原因拒掉了

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...