硕士建议去干版图吗

简历分享，感谢批评指导，个人想去成都、上海，有公司岗位推荐吗，欢迎交流，一起拿offer~

芯片，这次的 Verilog 题目比之前难啊，是我的错觉吗

线上笔试：8.16     100min芯动笔试是笨人做过最折磨的，十道问答，包含八股、电路图、手撕，中间还出现图片出错和加载不出的bug...敲代码总是不小心跳出答题界面，被警告了两次，搞得人心态崩崩==手撕题是一道自动售货机，稍微有一点复杂，我没写完本以为不会过了，时隔20天收到了邮件通知笔试通过，第二天收到面试邀约。听说似乎笔试刷掉了不少人，好吧，我们还是有缘分。---------------------------------------------技术面一面：25min面试是2v1，主要是一位面试官提问，另一位只问了两个发散的处理器相关的问题，我不会（嘻嘻）。面经如下：1.自我介绍2.项目和实习经历考察（主要是AXI相关项目）3.异步FIFO设计，写时钟域远快于读时钟域时，格雷码多打几拍会不会有多bit跳变的问题4.有没有做过时序分析5.AXI2AHB边界处理6.AXI Outstanding、interleave、Out of order概念解释7.SIMD和SIMT区别8.一般使用什么开发工具9.反问：部门业务依旧，后续有消息会继续在这个帖更新ʕ  •ᴥ•ʔ…——————更新分隔线———————技术二面：45min还是针对简历项目的提问，没有问实习工作，也无手撕。八股问了AXI和时序分析相关，还问了半导体器件的一点知识（忘光了）

不会hc都被抢完了吧