中兴通讯IC开发一面面经

技术面，1h左右，1v2 自我介绍 基本信息了解奖学金情况，是否有国奖，有无与专业强相关论文，专利情况，竞赛情况 项目项目细节没咋问，问了一些频点，时序相关的问题 其他（类似综合面相关问题）项目或竞赛中的合作经历，如何短时间内学习新东西，如何应对项目压力，如何看待加班，有哪些兴趣爱好 最后反问环节，问了下中兴通讯和中兴微电子流程上是否有关联，面试官表示是相互独立的；还问了一下觉得我哪些方面需要学习，面试官表示IC相关知识比较缺乏，建议找个实习强化一下 所以只有FPGA经验+不放实习+无流片经历人士，还有希望找到ic工作嘛，求一个破局之法

挑一个你的项目着重介绍一下。FPGA的流程是什么?详细说一下。你们这个项目最后的功耗是多少？？！！几乎每个都会问项目的PPA！！DC综合的意义是什么?综合出来的是什么?DC之后的流程是什么？DC要吃进去哪些文件?输出是哪些文件?说一下完整的IC流程。项目是否有时序违例，怎么解决的?是否有hold time 违例，怎么解决的?你实习都做的是验证嘛？搭UVM环境了嘛？eMMC搭了，有专门的验证工程师，第二个那个也搭了，第二个那个参与了系统层面的数据通路测试和模块级别的测试，也就是写case，收覆盖率，跑回归。是否了解低功耗设计，有哪些方式?针对不同层级去说明。门控时钟的概念！！用mos管画一个三输入与非图

Bg：双非本硕二面-时长40分钟：1、主要深挖简历上DFT-SCAN项目-具体实现过程、中间遇到的问题、以及为什么没有思考到一些问题（有些题挺刁钻的，我做的过程中还真的没考虑）2、覆盖率多少，如何提高覆盖率3、约束是自己写的么，会不会写约束4、CDC做过么，平时用过哪些方法，会做CDC约束么5、脚本，介绍一个脚本的设计过程（项目中认为有挑战的）整体评价：主要问对口项目，问的非常细，需要自己完整做过项目，不然很难回答，对项目还需要有深层次的思考PS：面试的时候已经签了第二个三方，没有毁约机会，所以整体面试比较放松，也没有认真准备，难度较难，很多问题准备过都忘了，回答出的问题七八成左右，无缘终面

想吃瓜，出啥事了