Verilog function语句能否节省资源?

https://blog.csdn.net/qq_37147721/article/details/84889832?depth_1-utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-4&utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-4
结论:function语句没有降低资源的使用率,只是让代码看起来更简洁、更加的模块化

#学习路径#
全部评论

相关推荐

点赞 收藏 评论
分享
牛客网
牛客企业服务