数字IC后端面经题目汇总

·  请阐述PT Timing ECO脚本是如何做到设计中去的？是否需要多次迭代过程？

·  请列举你所知道的setup violation修复的方法

·  请列举你所知道的hold violation修复的方法

·  PT跑完发现setup存在100ps violation，但PR跑完却没有timing violation，请分析原因，并提出优化方法

·  PT Timing signoff发现存在max transition violation点，而且它的driver已经是最大强度驱动了，请问应该如何修复这类transition violation？

·  用DMSA Flow修timing后发现还有一些hold violation，请问应该如何手工修复？修复后如何写出Timing ECO 脚本?

·  PT Timing Signoff了哪几个corner? 为什么？

·  请介绍下这个数字IC后端项目中Timing Signoff的OCV derate设置

·  什么是pre-mask ECO和Post-mask ECO?

·  Max capacitiance violation需要怎么修复？

·  Noise violation应该如何修复？nosie violation一般容易出现在什么样的path上？

·  Max transition，leakage优化，hold time ,setup time violation修复的顺序是？

·  Crosstalk和Noise有何区别？

·  数字IC芯片物理验证包含哪些内容？

·  Calibre DRC的步骤包含哪些内容？

·  为什么数字IC后端项目物理验证阶段做DRC检查前要先做merge?

·  Calibre跑完DRC后你是在calibre中修DRC还是在PR工具中修DRC? 为什么？

·  既然PR工具中都检查过DRC了，为何还要在Calibre再做DRC检查呢？

·  LVS（Layout Verus Source）检查的数据准备有哪些？

·  V2LVS的作用是什么？

·  LVS检查和Formal形式验证有何区别？

·  LVS检查如何只做layout抽取？

·  LVS检查中的HCell方式检查有何好处？Hcell如何写出来？

·  LVS常见错误有哪些？请列举一两个例子

·  LVS结果主要有哪几种？

·  看LVS report之前应该先看哪个report?

·  跑LVS为何要打text? 它的目的是什么？

·  LVS错误debug的思路是什么？

·  LVS short和open如何快速定位？