东信 硬件工程师 面经（社招）
- 先是HR问一些问题，为啥离职，人际关系之类的。
- To design a CMOS invertor with balance rise and fall time,please definethe ration of channel width of PMOS and NMOS and explain?
- 为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？
- 用mos管搭出一个二输入与非门。
- please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。
- 画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路。
- 画出CMOS的图，画出tow-to-one mux gate。
- 用一个二选一mux和一个inv实现异或。
- 画出Y=A*B+C的cmos电路图。
- 用逻辑们和cmos电路实现ab+cd。
- 画出CMOS电路的晶体管级电路图，实现Y=A*B+C(D+E)。
- 利用4选1实现F(x,y,z)=xz+yz’。（未知）
- 给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化
- 简）。
- 二面
- 给出一个简单的由多个NOT,NAND,NOR组成的原理图，根据输入波形画出各点波形。
- 为了实现逻辑（A XOR B）OR （C AND D），请选用以下逻辑中的一种，并说明为什 么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR
- 用与非门等设计全加法器。（华为）
- 给出两个门电路让你分析异同。（华为）
- 用简单电路实现，当A为输入时，输出B波形为…（仕兰微电子）
- A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。简述latch和filp-flop的异同。
- LATCH和DFF的概念和区别。
- latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。
- x^4+a*x^3+x^2+c*x+d 最少需要做几次乘法？ (Dephi)
投递影石Insta360等公司10个岗位 >