创维电子、鸿巨网络社招运营面试经历

创维电子

面试过程:

1、初面是HR面,带到一个大会议室,因为是海外市场岗位,还需要英文自我介绍和英文几个问题。HR面试难度一般,面试关卡比较多,但基本都一次性完成了。

2、后面是业务用人部门面试,带到一个办公室。问工作经历,还问到为什么从上家公司离职。

3、第三关是部门总监面试,也是问了工作经历和项目经验,让我详细叙述,包括思路以及获得的成绩。

4、还问到一个比较有趣的问题:如果现在要卖一盒鸡蛋,你会采用什么样的形式来做活动?

答:商品种类比肩单一的情况下我会考虑做内容型活动,注重素材和文案,使这款商品可以更加深入人心,同时可能在条件允许的情况下会对商品做一些搭配购,比如说买鸡蛋加1元送西红柿之类的,在主推鸡蛋的同时可以产生一些连带销售。


鸿巨网络

面试过程:

1、只有一轮面试,去先填一份公司自己模板的简历,然后拿着你自己带的简历,看着两份简历坐在一起

2、接着先让你自我介绍,然后问问题,HR 问的都是正常公司会问的大众问题。流程都很正规。

3、在你过去的工作经历中,遇到过的最大困难是什么,你是怎么克服的?

4、你在过去的工作经历中,觉得最自豪最有成就感的一次事例是什么?

5、还会反复询问关于抗压能力的问题,看起来这个公司应该很注重绩效。

#面经##社招##创维数字##运营##鸿巨网络#
全部评论
请问销售薪资给多少呀
点赞 回复
分享
发布于 2021-09-25 17:39

相关推荐

暑期实习投递记录:投递美国岗位:89      面试:1(凉)投递国内岗位:10个左右 没具体记录 面试:1(凉)TSMC - SRAM Design Intern (San Jose)一面:entry-level engineer面的我,共三十分钟。前十分钟自我介绍以及公司介绍,发现对方是校友哈哈哈。后二十分钟介绍简历项目,简单问了三个问题,首先是时序分析:setup time和hold time哪一个更需要被重视?第二个问题:transistor宽度(width)对电路static power,switch power以及delay的影响。第三个问题什么是logical effort,作用是什么二面:Hiring manager 面(综合了其他收到面试的同学的记录) 共四十分钟,全程技术面,难度不大。 首先画Vgs 与Id的曲线 以及Vds与Id的曲线,然后画short channel effect的曲线。第二个问题,针对pmos nmos transitor  给端点比如Drain特定电压求另一端比如source的最大可能电压。然后画inv, 将pmos nmos位置互换,给一串输入信号(0110)分析此时的输出。第三个问题:时序分析,两个FF组成一个stage,列出setup time和hold time的不等式,往两个FF的clk上分别加buffer对setup和hold的影响。提出解决setup violation和hold violation的办法。 第四个问题:简单对电容进行公式分析(高中物理)第五个问题:手搓transitor level的FF第六个问题:根据equation手搓对应的pmos和nmos组成的上拉下拉电路,涉及到公式化简以及香农展开第七个问题:手搓SRAM,分析输入输出总之,还是很基本的问题,奈何当时并没有学到SRAM,所以在项目上并不是很匹配。国内基本没投多少,收到了NXP 天津的面试,感觉像是kpi 面,岗位要求是digital design 感觉应该是ASIC design就投了,结果面试官一开始面试说要找DV的候选人,然后我就凉了 #集成电路IC设计#  #硬件人求职现状#  #本周投递记录#
点赞 评论 收藏
转发
1 1 评论
分享
牛客网
牛客企业服务