题解 | #根据状态转移表实现时序电路#
根据状态转移表实现时序电路
https://www.nowcoder.com/practice/455c911bee0741bf8544a75d958425f7
`timescale 1ns/1ns
module seq_circuit(
input A ,
input clk ,
input rst_n,
output wire Y
);
reg Q0,Q1;
always@(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin
Q0<=0;
Q1<=0;
end
else
begin
Q0<=~Q0;
Q1<=A^Q0^Q1;
end
end
assign Y=Q0&Q1;
endmodule
