题解 | #使用generate…for语句简化代码#

`timescale 1ns/1ns
module gen_for_module( 
    input [7:0] data_in,
    output [7:0] data_out
);
genvar i;
generate 
    for(i=0;i<=7;i=i+1)
    begin : hhh
        assign data_out[i] = data_in[7-i];
    end
endgenerate
 
endmodule

其实不是很难，只要记住语法格式就行