ZEKU-FPGA设计工程师-面经

一面

1.了解什么脚本语言，python、shell吗，项目里用过linux吗

2.讲项目，编码器怎么用matlab调用的，64QAM等等

3.除了和PS交互外还有什么，SPI多少频率的，大概讲一下SPI

4.项目里除了上层传数据有没有自己检验的模式

5.解决过hold违例吗

回答加buffer的形式，通过加两个取反并约束保证不被优化

6.为什么解决时序违例的时候数据和时钟是分开的

因为他们在fpga上的位置不同，时钟有专门的全局时钟网络

7.有没有通过查看布线图解决时序违例

很少看，一般通过看timing report解决时序问题

8.place&route是什么

9.讲一下vivado流程

10.综合需要什么，你们项目里怎么约束的，用过create_generate_clock吗，有看过MMCM的约束吗

11.知道什么是SLR吗，有没有优化xxx（不记得了）

12.项目中用过AXI吗

反问环节：

问面试官上海zeku你们部门主要是做fpga原型验证吗

面试官反问你知道什么是原型验证吗，会出现什么问题

ic里时钟、ram、rom、fifo很多都是自己写的，fpga里用的ip核，会不太一样等等，反正之前准备的时候有准备过一些，把自己知道的都说了

二面

从项目中学到了什么，项目大致流程

项目中遇到的困难

介绍他们部门，做接口IP，原型验证

反问环节

根据前面和leader交流的一些细节加上我储备的知识提出了几个疑问，面试官夸了几次我的问题不错，感觉反问环节也可以好好准备一下

总结

ZEKU的池子特别大，不过有幸拿到了第一批的OFFER，而且薪资确实很有竞争力，但是个人还是更想做IC，而且ZEKU的FPGA设计更偏向于原型验证（这个方向了解了好几天，也是有技术难度和发展的，但是个人还是更想coding），因此还是拒绝了。

总之面了禾赛zeku安路等等fpga岗位，感觉fpga相关岗位对底层的要求是挺高的，只会coding肯定是不够的，平时项目很多地方都用不到或没注意过，很多还是临时查漏补缺的。