Silicon Labs IC面经

一面：

感觉整个过程比较虐吧，主要问了一下问题

1.你设计的放大器的CMFB反馈的环路带宽是多少？怎么优化？

（这个问题我说我不知道，但是我考虑过，我的CMFB反馈放大器增益很小，只有2-3所以可以确保稳定，但是他明显不满意这个答案。他说there must be some number. 人家都这么说了我就只好说，我不知道，这个确实太细节了。）

2.PA设计相关的问题，设计方法，Load Pull。

3.你的PA的输出功率是多少？单端双端？供电电压是多少？这个最大输出对应的摆幅是多少？如果16dBm变成19dBm，你的摆幅增加多少？如果电源电压不足以支持不够摆幅了，怎么做？

4.还设计过其他电路吗？（没有，这个时候我才觉得自己的电路知识好匮乏啊，我根本不敢和他提PLL的事情，必挂。）

5. 知道bandgap吗？（不熟）知道BiPolar管子的温度特性吗？（还是引导bandgap）知道MOS的温度特性吗？知道多个MOS并联对温度特性的影响吗？（彻底跪了，之后他就不怎么问我电路的问题了）

6.知道DFE的工作原理吗？（这个我会）

7.简介WLAN的发射的基带处理。（这个我很熟）

除了上述问题外，还有一些简单的不记得了，主要就是上面的明显感觉到压力，给记住了

二面：

根据一面的情况，把我转到基带去了，面试官是Henk，一个超级nice的小老头，为人恭谦，很推荐和他一起工作，你会干的很开心而且学到很多东西，下面是他很gentle地给我抄送邮件里写的面经和评语

1. Freq response of zero order hold ,这个其实我答出来了，但是电话里我的英语还是说不清楚，要是onsite面试，我会明显做的更好，但是当时已经来不及onsite了，一周之后Qualcomm就要我决定了。

2 .Frequency folding after sampling ,这个我确实没什么概念，前几天学了Willson的课程之后，才知道他实际想问的是half-band filters. Multi-rate filter banks之类的问题。

3.FIR filter design

4. IQ compensation ,这个比较冤枉，我只是说不清包络检测的电路原理，所以他总觉得我没有说清楚。

5.Analog Butterworth and Bessel characteristics ,巴特沃兹的最平坦特性我知道的，但是贝塞尔的模拟线性相位确实从来没接触过，他和我说了之后我看了书才知道的。

三面：

面试官是Harley，问的问题很detailed，你没有相关的经验其实很难回答，我就不怎么答得上来，主要有下面的问题

1.FIR滤波器设计会吗？功耗最低的FIR的结构是什么？为什么？

2.怎么确定FIR滤波器的word length?

3.DFE熟悉吗？怎么在DFE系统中实现差错传播控制？

4.怎样利用上一次的信道估计来实现对下一次信道估计成本的缩减。

Harley后来我们就聊他们组的近况，他说工程师分成implement和inovation两种呢，最开始都是implementation，后来才能做创新，他们要找的是有创新潜力的人。他说很多人都是用课本里的现成的结构，不想去创新，这不知他们想要的。听了这话我觉得这个企业确实要求很高，值得一试的好单位。Henk的组只有5个人，却做着和Q里面50个人差不多的工作。这种好的机会对学生的要求还是很高的。

建议想进这种企业的同学要做好准备。