满帮集团面试-数据分析

目前在某互联网一线大厂做模型部署的实习，但是秋招想找嵌入式开发相关的工作，应用开发和驱动开发都可以，那么这段大厂实习经历还有用吗？之前做的都是嵌入式应用开发，也做过一点点驱动开发。有了解的友友吗？求解答！！！

坚持      

情况说明：坐标211，学院网安，入学的时候是信科院的一个系，入学一年多才拆分出来，25届，研究方向是量子计算+金融方向，准确来说通过量子算法加速金融模型求解。核心工作在于凸优化和梯度更新的加速。5.22答辩时，答辩的老师不问具体研究内容，一直追问我研究方向和安全有什么关系，我从几个角度回答他，包括说核心工作可以实现安全方向的迁移，答辩主席不认可，认为主要研究内容与安全无关，遂把我挂了。研究生期间两篇论文，一篇一作一篇二作，已经符合学校的毕业要求，而且盲审也过了，其中一个审稿人还是同一小方向，均未质疑研究内容与学科相关性，并且开题、中期、预答辩、盲审阶段，从未有老师提出过研究内容与学科相关性问题。除了我之外，学院大概有15个左右同学研究内容均与安全无关，占比在20左右，均未听说与安全相关性原因挂了。挂了第一时间我联系了导师，因为答辩全程录像，并且回复时已宣布了结果，导师第一想法是帮我申诉，昨天和研究生院沟通过后，如想预期拿到双证，需要在端午之前重走流程（包括修改论文、组织老师盲审、答辩），并且需要推翻之前答辩结果，复议会非常严格，就算通过了，没在端午之前走完，也不能预期拿到双证，和我反馈概率不大，暗示我走二辩。因为这个原因挂了心里非常难受，不怕大家笑话，整体人都是懵的，想到因为这个就忍不住哭，导师、辅导员、同学觉得不是我的错，是我运气不好，但是最后的结果就是我符合了学校毕业要求，还是要延毕。求助：想问一下是否还有办法可以不走二辩，预期毕业？希望牛u们帮我想想办法

先说提前实习，已经是两个月前的事情了。下面说的一些信息不能包含隐私信息，所有一些点就会比较正式和笼统和XX，大概分为，一.你学校学的跟嵌入式跟公司用的有什么不一样。  二.生活上一、001，工具链上，很多公司都会让公司配置的发的那种电脑禁止联网，因为有一些工具比如说keil，pads，matlab对这种盈利的如果有非法的那种数据传输到网上会起诉的，这种就即使是社区版的就没有用了。一般就是本地断网，资料在一个服务器上，上网的在另一个服务器上，通过内网连接不同服务器。好多说其他软件，比如说加密软件公司也 要买，所以想带资料出去，noway。002，你在学校里做的基本就是application应用层的（楼主只是本科生，只知道做过这些），比如说小车，机甲大师，飞控，智能家居。具体到公司就有可能会负责其他东西的了。这时候就会要根据行业，公司，岗位具体而分的了。说的有点空，我只拿我例子，比如说一个没用到过的芯片，他可能只有寄存器手册，但是公司跑的case是公司的老工程师写的，keil上可能没有任何注释或有一点关键的英文注释，这时候你就要返回参考手册查每个位怎么配寄存器，这个寄存器。这个时候就是说，你学stm32什么HAL  LL  标准库，区分的没有意义，他们只是库函数，了解一个然后触类旁通，深入还要寄存器编写。  当然最重要的是C语言基础，看了下CORETX-M3权威指南，一页一页读，感到了有点不同。还有些，con寄存器，离date寄存器资料中好远，资料又没写关联，默认你会，配了半天，串口打印的数据就没动过……真没办法，又要厚着脸皮问老工程师问出来的，有时候老工程师也很烦，所以我自己也经常总结，和找资料，看有没有过去的例子，做不出才问002_V2，既上。上次我拿XX卡做相关功能，XX的physical和cmd文档以及流程文档真的是全英文又陌生词汇，你要知道一部分资料在内网，我还没办法用翻译，楼主英语过了四级，六级没过，啃得挺吃力的，还要一边看一边用logic查波形，看懂了一部分。二、嵌入式研发部很累，要认清这个现实，我是在用命赚钱，（wlb和小康以上的请自动略过这段话）我的工时见图1。实习，一周加了四天到4.5天，有时候周六也要去，算做大小周吧。这个还没算早上早到的和中间休息晚上休息的时间。其实，压力是很大的，我肯定是认同自己能力的，因为我自己是面了这么多也挑了好几个的。但是解决bug和debug能力肯定比不上那些老工程师，这个我只能用时间堆，写日志，周报，总结和列表一些重要的问题问mentor。加班后，离的近的就晚上9点，远的就十点。远的早上还要早起，加班后真的就如一条死狗一样躺在床上 ……20250524记----------------------------------------分割线-----------------------------------------------------------------------更新：谈一些比较具体的事，比如说XX卡，他在2.0的时候，初始时CLK如果用PLL好像是20MHZ,然后在LOGIC采样，如果用100MHZ，采样率为20MBPS，那么采样时间为5秒，本来CLK应该是占空比0.5的矩形20M。我确定HOST 与SLAVE的通信已开始，配置好电压数据和厂商信息，但是为什么CLK有的占空比为0.3和0.6呢，所以我先复位，再开始单步调试，调试进入WORK状态了，初始的时钟跟WORK的时钟不一样，暂时没测出。后面是想这真的是杂波吗？然后被MT指导，是采样率不够，要先开始1G采样数，拿20M采样率，采样50S，等DEBUG运行再先确认初始成功，再复位，重新运行到断点查看波形。谈总体上的事，假设是一个大的任务，你做的是一个很小项目的一部分，如果是一个很完善的产品或小产品，就有可能被丢给你完全自己解决。如果说这个任务被分配到这个部分的这个小组，LEADER会将工作分到10左右年工程师手上，再带5到10年和1到3年的，有时，他做的指标可能是市场部做的，也有可能是其他部门做的，你做好后指标对不对，需求搞没搞清楚又会跟其他部门对接，拿软件也好，发邮件也好，确实有时候信息就是沟通的不完全，需求不完全就是你上个指标完成了，突然他会让你加入新的指标，DDL在那突然加入新的指标，是真的做不了一点，我的建议起始就是再三确认需求假设有模糊的地方和工作留痕。还应该记录并警告一下自己，真的就有时看了一上午和一下午代码，找问题，回去真的很累。可是你想要赚钱，公司不会原地等待你，技术没有进步就是会被替代，你要学习。此贴终结，可能试用期过后，假设过了还会有个帖子，没过就继续找工作去了。